# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-087149

(43)Date of publication of application: 31.03.1995

(51)Int.CI.

H04L 27/227 H04B 7/155 H04L 27/22

(21)Application number: 05-252226

(71)Applicant: NEC CORP

(22)Date of filing:

14.09.1993

(72)Inventor: TSUDA HIROKI


**IWASAKI HARUYA** 

### (54) DEMODULATOR

## (57)Abstract:

PURPOSE: To acquire a carrier frequency in a wide band to perform synchronous detection in a short period of time with respect to the demodulator which requires the carrier frequency of a p/4 shift PSK modulated wave in satellite communications.

CONSTITUTION: The phase angle of the phase vector of the preamble of the input p/4 shift QPSK modulated wave is calculated by a delay detection means A, an averaging circuit 4, a preamble detection means B, and an arc tangent calculating circuit 7. A frequency error estimating circuit 9 operates and estimates the carrier frequency error based on this phase angle, and the input p/4 shift QPSK modulated wave and the output oscillation frequency of a voltage controller oscillator 10 to be subjected to frequency conversion are variably controlled in a frequency converter 11 in accordance with this estimated carrier frequency error. Thus, the output p/4 shift QPSK modulated wave of the frequency converter 11 has the carrier frequency error compensated.



## **LEGAL STATUS**

[Date of request for examination]

25.03.1994

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]


[Patent number]

2643792

[Date of registration]


02.05.1997

[Number of appeal against examiner's decision of rejection]



[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office



(19)日本国特許庁 (JP)

# (12) 特 許 公 報 (B2)

(11)特許番号

# 第2643792号

(45)発行日 平成9年(1997)8月20日

(24)登録日 平成9年(1997)5月2日

(51) Int.Cl. <sup>6</sup>	識別記号	庁内整理番号	FΙ	技術表示箇所
H04L 27/22			H 0 4 L 27/22	Z
H 0 4 B 7/155			H 0 4 B 7/155	
			H04L 27/22	<sup>T</sup> D

請求項の数4(全 12 頁)

(21)出願番号	<b>特願平5-252226</b>	(73)特許権者	000004237
(22)出願日	平成5年(1993)9月14日		日本電気株式会社 東京都港区芝五丁目7番1号
(22) 山原口	一种成5年(1995) 9月14日	(72)発明者	東京都径区之立1日(街1号 津田 弘樹
(65)公開番号	特開平7-87149		東京都港区芝5丁目7番1号 日本電気
(43)公開日	平成7年(1995)3月31日		株式会社内
		(72)発明者	岩崎 玄弥
			東京都港区芝5丁目7番1号 日本電気
			株式会社内
		(74)代理人	弁理士 松浦 兼行
		審査官	北村 智彦
	•	(56)参考文献	特開 平6-54012 (JP, A)
			特開 平6-54009 (JP, A)
			特開 平6-252967 (JP, A)
			特開 平6-268697 (JP, A)

### (54) 【発明の名称】 復調装置

#### (57)【特許請求の範囲】

【請求項1】 受信された π / 4シフトQPSK変調波を入力信号として受け、2シンボル間隔間の信号の遅延検波を行う遅延検波手段と、

該遅延検波手段より取り出された信号の直交する2チャネルの信号成分のそれぞれについて平均化する平均回路と、

該平均回路の出力信号に基づき、直交する2チャネルの信号成分の信号平面上において受信シンボルの位相が直前のシンボルに対してπ/4遷移した後次のシンボルは 一3π/4遷移することが交互に繰り返される特定パターンのプリアンブルを検出するプリアンブル検出手段と、

該プリアンブル検出手段によりプリアンブルが検出され た時に、前配平均回路の出力信号の位相ベクトルの位相 角を算出する位相角算出手段と、

該位相角算出手段の出力位相角から搬送被周波数誤差を 演算する周波数誤差演算手段と、

該周波数誤差演算手段の出力信号により出力発振周波数 が可変制御される可変周波数発振手段と、

該可変周波数発振手段の出力発振周波数と前記入力 π / 4シフトQPS K変調波との周波数変換を行う周波数変換を 換器と、

該周波数変換器の出力π/4シフトQPSK変調波から 搬送被及びクロックを再生し、同期検波により復調デー タを得る再生回路とを有することを特徴とする復調装 位。

【請求項2】 前記遅延検波手段は、前記受信された π /4シフトQPSK変調波を2シンボル遅延する2シン ボル遅延回路と、該2シンボル遅延回路の出力信号の複 素共役を求める複素共役回路と、該受信されたπ/4シフトQPSK変調波と該複素共役回路の出力信号との複素乗算を行う検波器とよりなることを特徴とする請求項1記載の復調装置。

【請求項3】 前記プリアンブル検出手段は、前記平均 回路の出力信号の位相ベクトルの大きさを算出する電力 検波回路と、該電力検波回路の出力信号と所定のスレッ シュホルドレベルとの比較により前記プリアンブルを検 出する信号検出回路とよりなることを特徴とする請求項 1記載の復調装置。

【請求項4】 前記位相角算出手段は、前記プリアンプル検出手段よりのプリアンプル検出信号により前記平均回路の出力信号をラッチするラッチ回路と、該ラッチ回路の出力信号の直交する2チャネルの信号成分 I 及びQがアドレス端子に入力され、該入力2チャネルの信号成分 I 及びQをそれぞれ  $I=cos\theta$ 、 $Q=sin\theta$ とした時の $\theta=tan^{-1}(Q/I)$ の計算データを参照して $\theta$ のデータを前配位相角として出力するメモリとよりなることを特徴とする請求項 1 記載の復調装置。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は復調装置に係り、特に衛 星通信においてπ/4シフトQPSK変調波の搬送波周 波数を捕捉する復調装置に関する。

#### [0002]

【従来の技術】4相位相シフトキーイング変調(QPS K) 方式とπ/4シフトQPS K変調方式は、ともに2 系列の2値のディジタル信号のそれぞれで位相が90° 異なる二つの搬送波のそれぞれを2相位相シフトキーイング変調して直交関係にある二つの被変調波を生成した後、これらを加え合わせて4相位相シフトキーイング変調波として伝送路へ出力するディジタル信号の変調方式で、共に4値を伝送する点では共通するが、π/4シフトQPS K変調方式では、ある時刻では直交する2チャネルの信号の信号平面上の4つの信号点のうちの一つを伝送し、次の時刻では上記の信号平面上4つの信号点をそれぞれπ/4シフトした4つの信号点のうちの一つを伝送することを交互に繰り返す点で、シフトを行わないQPS K変調方式と異なる。

【0003】これにより、π/4シフトQPSK変調方式では信号点は図8に示す如くに表され、また信号点は同図に示すように、信号点配置図の原点を通ることなく遷移するため、原点を通って信号点が遷移するQPSK変調方式に比し信号の包絡線の変動が少なく、非線形増幅器を使用してもスペクトルの広がりを抑圧することができる。

【0004】従って、従来より、信号の増幅に電力効率 が高く構造の簡単なC級増幅器のような非線形増幅器を 使用する場合、伝送回線容量の増大に応えるため伝送上 の帯域を有効に利用できるπ/4シフトQPSK変調方 式が用いられる。この π / 4 シフトQPS K 変調方式は ディジタル携帯電話、ディジタル移動通信での変調方式 として主流となる一方で、移動体を含めた衛星通信で用 いられている。

【0005】衛星通信では、ディジタル携帯電話やディジタル移動通信と異なり、回線マージンを確保するために、同期復調方式が通常使用される。また、衛星通信では、ドップラー効果、送信側又は衛星上の局部発振器によるドリフト、自動周波数制御(AFC)の残留等により搬送波周波数に誤差が生じる。特に、小型、低価格を目指した端末局や移動局では、安定度の低い発振器を使用する場合があり、搬送波周波数誤差に与える影響は大きい。

【0006】このような搬送波周波数誤差は、同期復調方式において大きな障害となる。このため、従来より受信側ではこのような大きな搬送波周波数誤差が存在するときは、位相同期ループ (PLL) を利用した搬送波再生回路内の電圧制御発振器の発振周波数を掃引することにより、搬送波周波数を捕捉する復調装置が知られている(例えば、特開平3-131149号公報)。

【0007】 図9は従来の復調装置の一例の構成図を 示す。同図において、復調装置は基準搬送波を生成する 電圧制御発振器(VCO)203と、入力信号を基準搬 送波で同期検波する同期検波器202と、入力信号と基 準搬送波の位相誤差を検出する位相検波器204と、再 生搬送波の信号電力対雑音電力比(S/N)を改善する ループフィルタ205とからなる位相同期ループ(PL L) を利用した搬送波再生回路を基本構成とし、入力 π /4シフトQPSK変調波のπ/4シフトを戻すπ/4 逆シフト回路201と、入力π/4シフトQPSK変調 波を同期検波により復調したデータからユニークワード (同期符号) を検出するユニークワード (UW) 検出回 路206と、検出されたユニークワードを基に受信フレ ームの同期を<u>確立し、</u>保持するフレーム同期回路207 と、VCO203の出力発振周波数を掃引するための周 波数掃引回路208と、ループフィルタ205の出力信 号と周波数掃引回路208の出力信号とを加算してVC O203に制御電圧として印加する加算回路209を備

【0008】この従来の復調装置においては、受信した入力 $\pi/4$ シフトQPSK変調波が $\pi/4$ 逆シフト回路201に入力され、ここで1シンボル毎の $\pi/4$ の位相シフトが逆シフトにより戻された後、同期検波回路202に入力される。同期検波回路202はVCO203の出力再生搬送波に基づいて $\pi/4$ 逆シフト回路201からのQPSK変調波の同期検波を行い、Iチャネル及びQチャネルの直交信号の復調データ出力を得る。

【0009】この同期検波回路202の出力信号は位相 検波器204に供給されてVCO203の出力再生搬送 波とπ/4逆シフト回路201からのQPSK変調波の 搬送波との位相誤差に応じた誤差信号に変換された後、ループフィルタ205及び加算回路209を通してVC O203に制御電圧として印加される。これにより、V CO203の出力発振周波数はπ/4逆シフト回路201から同期検波回路202に入力されるQPSK変調波の搬送波に追従同期した再生搬送波となる。

【0010】上記のPLLにおいて、復調装置を起動した後、搬送波を捕捉する時に周波数掃引回路208を作動し、この周波数掃引回路208の出力信号を、加算回路209でループフィルタ205の出力誤差信号と加算することによって得た信号をVCO203に制御電圧として印加する。

【0011】これにより、VCO203の出力基準搬送 波周波数が掃引され、VCO203の出力基準搬送波周 波数がPLLの捕捉範囲内に入ると、PLLによりVCO203の出力基準搬送波が入力 π/4シフトQPSK 変調波の搬送波に位相同期し、復調データが入力される ユニークワード検出回路206により検出されたユニークワードに基づいて、フレーム同期回路207がフレーム同期を確立する。

【0012】フレーム同期回路207はこのフレーム同

$$T_{aq} \approx \frac{1}{\omega_n} \left[ 5 + \frac{1}{2\zeta} \left( \frac{\Delta \omega}{\omega_n} \right)^2 \right]$$

ここで、上式中、ζはループフィルタのダンピングファクタ、ω。は自然角周波数で、これらはループ帯域Bιと 次式に示す関係にあることが知られている。

$$\omega_{n} = \frac{2B_{L}}{2\zeta + \frac{1}{2\zeta}}$$

従って、(2)式を(1)に代入し、更にダンピングファクタなを同期時間Tოが短くなるように設定し、Δω ≫Biとすると、同期時間Tოは次式

$$T_{\text{aq}} \approx \frac{5}{B_{\text{L}}} + \frac{0.8\Delta\omega^2}{B_{\text{L}}^3}$$

で表され、搬送波周波数誤差Δωの2乗に比例して増加 する(長くなる)。

【0018】また、搬送波電力対雑音電力比(C/N)が低い入力信号条件が要求される場合には、再生搬送波の信号電力対雑音電力比(S/N)を改善するためにPLLのループ帯域Biを狭くすると、その搬送波同期時間Taは(3)式からわかるように、ループ帯域Biの狭さの3乗に比例して増加する(長くなる)。

【0019】本発明は以上の点に鑑みなされたもので、 π/4シフトQPSK変調波のプリアンプルパターンに 基づいて搬送波周波数誤差を推定することにより、上記 の課題を解決した復調装置を提供することを目的とす る。 期信号を周波数掃引回路208へ出力することにより、 周波数掃引回路208の周波数掃引動作を停止し、周波 数掃引回路208の出力を保持する。このようにして、 この従来の復調装置によれば、搬送波周波数を捕捉し、 復調を統行する。

#### [0013]

【発明が解決しようとする課題】しかるに、上記の従来の復調装置は、PLLにおいて搬送波位相が同期し復調データからフレーム同期が確立して、搬送波周波数の捕捉が完了するため、VCO203の出力基準搬送波周波数を掃引する速度はPLLでの搬送波位相同期時間、クロック同期時間及びフレーム長に依存し、これらより遅くする必要がある。それゆえ、QPSK信号の捕捉に長い時間を要する。

【0014】また、従来の復調装置で、搬送波周波数を含めて位相同期をするためには、PLLを2次の制御ループで構成する必要がある。ここで、完全積分形2次PLLではΔωの周波数誤差を有する入力信号に同期するのに要する搬送波同期時間T。は次式で与えられる。

[0015]

【数1】

(1)

[0016]

【数2】

(2)

[0017]

【数3】

(3)

[0020]

【課題を解決するための手段】上記の目的を達成するために、本発明は直交する2チャネルの信号成分の信号平面上において受信シンボルの位相が直前のシンボルに対してπ/4遷移した後次のシンボルは一3π/4遷移することが交互に繰り返される特定パターンのプリアンブルを有するπ/4シフトQPSK変調波の復調装置において、遅延検波手段、平均回路、プリアンブル検出手段、位相角算出手段、周波数段差演算手段、可変周波数発振手段、周波数変換器、及び再生回路を有する構成としたものである。

【0021】ここで、上記の遅延検波手段は受信した上記のπ/4シフトQPSK変調波を入力信号として受

け、2シンボル間隔間の信号の遅延検波を行う。また、 平均回路は遅延検波手段より取り出された信号の直交する2チャネルの信号成分のそれぞれについて平均化する。位相角算出手段は、平均回路の出力信号に基づきプリアンブル検出手段によりプリアンブルが検出された時に、前記平均回路の出力信号の位相ベクトルの位相角を算出する。

【0022】そして、この位相角算出手段の出力位相角から周波数誤差演算手段により搬送波周波数誤差を演算して可変周波数発振手段の出力発振周波数を可変制御する。周波数変換器はこの可変周波数発振手段の出力発振周波数と前記入力π/4シフトQPSK変調波との周波数変換を行う。更に、上記再生回路は周波数変換器の出力π/4シフトQPSK変調波から搬送波及びクロックを再生し、同期検波により復調データを得る。

#### [0023]

【作用】本発明では、受信したπ/4シフトQPSK変調波のプリアンブルが、直交する2チャネルの信号成分の信号平面上において受信シンボルの位相が直前のシンボルに対してπ/4遷移した後次のシンボルは一3π/4遷移するように交互に繰り返される特定パターンであるため、2シンボル間の位相差はすべてπ/2となり2シンボルの遅延検波により得られる位相ベクトルの位相角は搬送波の周波数誤差により変動することに着目し、このプリアンブルの位相角から搬送波の周波数誤差を推定する。

【0024】プリアンブルの検出は前記遅延検波手段の出力信号を平均回路を通してプリアンブル検出手段に供給してその信号の位相ベクトルの大きさから検出する。また、搬送波周波数誤差の推定は、平均回路が出力する位相ベクトルから位相角算出手段により位相角を算出し、この位相角に基づき周波数誤差演算手段により搬送波周波数誤差を演算推定する。この推定された周波数誤差は、周波数変換器において前記入力 π / 4シフトQPS K変調波と周波数変換される可変周波数発振手段の出力発振周波数を可変制御することで、補償することができる。

#### [0025]

【実施例】次に、本発明の一実施例について説明する。 図1は本発明の一実施例の構成図を示す。本実施例の復

ここで、IはIチャネル信号成分(同相信号成分)、Q はQチャネル信号成分(直交信号成分)である。

【0030】上記の実部分離部21は上記の、Iチャネル信号成分を入力信号s(t)から分離し、一方、上記の虚部分離部22は上記のQチャネル信号成分を入力信号s(t)から分離する。複素共役信号生成回路23はこ

また、図1の信号検出回路6は例えば図4に示す如く、 比較回路61と比較回路61の出力信号がセット端子に 調装置は、π/4シフトQPSK変調波を伝送するディジタル衛星通信用同期検波方式PSK復調装置であって、2シンボル遅延回路1、複素共役回路2、検波器3、平均回路4、電力検波回路5、信号検出回路6、前記位相角算出手段を実現するアークタンジェント計算回路7、加算器8、周波数誤差推定回路9、可変周波数発振手段の一例としての電圧制御発振器(VCO)10、周波数変換器11及び搬送波・クロック再生回路12より構成されている。

【0026】 2シンボル遅延回路 1、複素共役回路 2及び検波器 3 は遅延検波手段 Aを構成しており、受信された $\pi/4$ シフトQPS K変調波が入力される。また、電力検波回路 5 と信号検出回路 6 はプリアンブル検出手段 B を構成している。なお、図1 において、太線は直交する 2 チャネルの信号成分の伝送路であることを示している。この復調装置に入力される $\pi/4$ シフトQPS K変調波は、例えばプリアンブル、ユニークワード及びデータの順のフレームフォーマットとされている。

【0027】このうち、プリアンブルは直交する2チャネルの信号成分(Iチャネル信号成分及びQチャネル信号成分)の信号平面上において、図2に示す如く受信シンボルの位相が直前のシンボルに対してπ/4遷移した後次のシンボルは一3π/4遷移することが交互に繰り返される特定パターンである。このプリアンブルパターン自体は公知であり(山本量平、大竹裕之、「プレアンブルの図形的特徴を生かしたクロック同期回路」、1993年電子情報通信学会春季大会、B-316)、図2に示すように、π/4、π/2、-π/4、0、-3π/4、-π/2、3π/4、πの順の繰り返しパターンである。

【0028】上記の複素共役回路2は例えば図3に示す如く、入力 $\pi/4$ シフトQPSK変調波の直交する2チャネルの信号成分(Iチャネル信号成分及びQチャネル信号成分)が入力される実部分離部21及び虚部分離部22と、複素共役信号生成回路23とよりなる構成とされている。同図において、入力 $\pi/4$ シフトQPSK変調波の直交する2チャネルの信号成分は、次のような複素数で表現することができる。

### [0029]

s (t) = I + j Q = e x p [ j {2  $\pi \Delta f t + \theta (t)$  }]

れら実部分離部21と虚部分離部22の各出力信号を入力信号として受け、実部分離部21の出力信号に虚部分離部22の出力信号の符号を反転して加算することにより、次式で表される共役複素数の信号s\*(t)を生成して出力する。

#### [0031]

## s' (t) = $I - jQ = e \times p [-j \{2 \pi \Delta f t + \theta (t)\}]$

印加されるSRフリップフロップ62とから構成される。信号を受信する前に予め比較回路61にスレッシュ

ホルドレベルを設定入力すると同時に、フリップフロッ プ62を外部からリセットして信号検出待機状態とす

【0032】この状態で電力検出回路5から比較回路6 1に入力される電力値が設定スレッシュホルドレベルよ り大きくなると、比較回路61は信号が検出されたとみ なし、ハイレベルの信号を出力してフリップフロップ6 2をセット状態とし、そのQ出力端子よりハイレベルの 信号をプリアンブル検出信号として出力させる。入力電 力値が設定スレッショルドレベル以下の時は比較回路6 1はローレベルを出力し、フリップフロップ62を引き 続きリセット状態とする。

【0033】図1のアークタンジェント計算回路7は例 えば図5に示す如き構成とされる。アークタンジェント 計算回路 7 はプリアンブル検出信号が入力された時の平 均回路4の出力位相ベクトルの位相角を計算する。この アークタンジェント計算回路7は図5に示す如く、信号 検出回路6の出力プリアンプル検出信号により、平均回 路4の出力位相ベクトルをラッチするフリップフロップ 71と、このフリップフロップ71の出力信号がアドレ ス端子に入力されるリード・オンリ・メモリ(ROM) 72とより構成されている。

【0034】このROM72には、ラッチ回路であるフ リップフロップ71の出力信号の直交するIチャネル信 号成分とQチャネル信号成分それぞれが $cos\theta$ とsi $n\theta$ としたときの $\theta = tan^{-1}(Q/I)$ の計算データ が予めテーブルとして記憶されている。

【0035】 また、図1の搬送波・クロック再生回路 12は図6に示す如き構成とされている。搬送波・クロ ック再生回路12は周波数変換器11より入力されるπ /4シフトQPSK変調波の直交する I チャネル信号成 分及びQチャネル信号成分のうちIチャネル信号成分を A/D変換器121a、低域フィルタ (LPF) 122 a、π/4逆シフト回路123aをそれぞれ通して乗算 器124a及び125aにそれぞれ供給し、また、Qチ ャネル信号成分をA/D変換器121b、LPF122 b、π/4逆シフト回路123bをそれぞれ通して乗算 器124b及び125bにそれぞれ供給する。

s (t) = exp [j  $\{2\pi\Delta f \cdot t + \theta (t)\}$ ]

ただし、 $\theta$  (nT) =  $\pi/4$ 、 $-\pi/4$ 、 $-3\pi/4$ 、  $3\pi/4$  (n=0, 2, 4, 6, . . . )

 $\theta$  (nT) =  $\pi/2$ , 0,  $-\pi/2$ ,  $\pi$  (n=1, 3, 5, 7, . . . ) ここで、Tはシンボル周期を示す。

【0041】この入力π/4シフトQPSK変調波 s

s  $(t-2T) = e \times p \left[ j \left\{ 2\pi \Delta f \cdot (t-2T) \right\} \right]$ 

この2シンボル遅延回路1の出力信号s (t-2T)は 複案共役回路2に供給されて、次式で表される信号s\*

 $+\theta (t-2T)$  ] (5)

(t-2T)とされる。ここで、s はsの複案共役を

 $s^{*}(t-2T) = e \times p [-j \{2\pi\Delta f \cdot (t-2T)\}]$  $+\theta$  (t-2T)} (6)

【0036】乗算器124a及び124bはそれぞれR OMテーブル133より出力された第1の再生搬送波と 逆シフト回路123a、123bによりシフトが戻され た信号とを乗算する。また、乗算器125a及び125 bはそれぞれROMテーブル133より取り出された、 第1の再生搬送波及びこれと90°位相の異なる第2の 再生搬送波と、逆シフト回路123a、123bにより シフトが戻された信号とを乗算する。

【0037】上記の乗算器124a、124b、125 a及び125bの出力側には、加算器126及び126 b、判定器127a及び127b、乗算器128a及び 128 b が設けられて同期検波した I チャネル信号成分 及びQチャネル信号成分を加算器129に供給する。加 算器129の出力側にはループフィルタ130、加算器 131、シンボル長の遅延時間を持つ遅延案子132、 ROMテーブル133が設けられている。

【0038】また、復調信号を1シンポルクロック遅延 させる1シンボル遅延器134と、復調信号と1シンボ ル遅延器134の出力信号とを入力信号として受け、信 号の状態遷移を判別する信号状態遷移判別器135と、 復調信号を1/2シンボルクロック分遅延させる1/2 シンボル遅延器136と、この1/2シンボル遅延器1 36の出力信号を信号状態遷移判別器135の出力信号 により帰還値に変換する帰還値変換器137と、この帰 還値変換器137の出力信号を入力信号とするループフ ィルタ138と、このループフィルタ138の出力信号 が制御電圧として印加される電圧制御発振器(VCO) 139とにより、入力信号のシンボルクロックに同期す る再生クロック及びその偶数倍の周波数クロックを生成 する構成とされている。

【0039】次に、図1に示す本実施例の動作について 説明する。まず、入力π/4シフトQPSK変調波は周 波数変換器11に入力される一方、遅延検波手段A内の 2シンボル遅延回路1及び検波器3にそれぞれ入力され る。ここで、この入力π/4シフトQPSK変調波は搬 送波周波数誤差 Afを有する場合、次式で表される。

(t) は2シンボル遅延回路1により2シンボル遅延さ

れることにより、次式で表される信号s (t-2T)と

[0040]

される。

[0042]

検波器3は (4) 式で表される入力π/4シフトQPS K変調波 s (t) と (6) 式で表される複素共役信号 s (t — 2 T)との複素乗算を行い、次式で表される検

s (t) · s · (t-2T) = exp [j  $\{2\pi\Delta f 2T + \theta (t)\}$  $-\theta (t-2T)$ 

波信号を出力する。

[0043]

ここで、π/4シフトQPSK変調波 s (t)のプリア ンブル入力期間中は、図2に示したようにプリアンブル  $\theta (t) - \theta (t-2T) = -\pi/2$ 

の位相が遷移するため、現在受信中のシンボルと2シン ボル前のシンボルとの位相差は、

(7)

(8)

で表される関係にある。

検波器3の出力信号は(7)式に(8)式を代入して

【0044】従って、プリアンブル入力期間中における

s (t) · s · (t-2T) = exp [j  $\{2\pi\Delta f 2T - \pi/2\}$ ]

となる。これにより、プリアンブル入力期間中における 検波器3の出力信号の位相角は(9)式より(2πΔf  $2T-\pi/2$ )で表され、位相平面で1図7に示すよう な位相ベクトルで示される。この位相角は搬送波周波数 誤差Δfのみにより変動することがわかる。

【0045】この検波器3の出力信号は平均回路4に供 給され、ここで同相成分及び直交成分のそれぞれに対し て、所定のNシンボル時間積分された後、その積分値が 1/N倍されることにより平均化される。これは低い搬 送波電力対雑音電力比(C/N)の条件下であっても、 高い精度で位相ベクトルを得るため信号電力対雑音電力 比 (S/N) を改善するためである。

【0046】平均回路4により平均化された位相ベクト ルは、電力検波回路5に供給され、ここで位相ベクトル の大きさが算出される。信号検出回路6はこの算出結果 を供給されて予め設定されている所定のスレッシュホル ドレベルと比較し、入力された位相ベクトルの大きさが スレッシュホルドレベルを越えたときにプリアンブルを

加算器8の出力信号(位相φ)は周波数誤差推定回路9  $\Delta f = \phi / (4 \pi T)$ 

に従う演算が行われて、プリアンブル入力期間中の搬送 波周波数誤差Δfが計算される。この周波数誤差推定回 路9より取り出された搬送波周波数誤差∆fはVCO1 0 に制御電圧として印加され、その出力発振周波数を可 変制御する。これにより、VCO10の出力発振周波数 はプリアンブル入力期間中の搬送波周波数誤差Δ f を補 償した周波数に制御されることとなる。

【0050】従って、VCO10の出力発振周波数が周 波数変換器11において入力π/4シフトQPSK変調 波と周波数変換されることにより、π/4シフトQPS K変調波の搬送波周波数誤差が相殺補償される。このπ / 4 シフトQPSK変調波は搬送波・クロック再生回路 12に供給される。この搬送波・クロック再生回路12 は前記したように図6に示した構成とされている。

【0051】同図において、乗算器124a及び124 . bはそれぞれROMテーブル133より出力された第1 の再生搬送波と逆シフト回路123a、123bにより

検出したと判定し、プリアンブル検出信号をアークタン ジェント計算回路7に入力して搬送波周波数誤差の推定 を開始させる。

【0047】アークタンジェント計算回路7は<u>図5</u>に示 したフリップフロップ71の出力信号がROM72のア ドレス端子に入力されることにより、ROM72はアド レス端子に入力されるフリップフロップ71の出力信号 の直交するIチャネル信号成分とQチャネル信号成分に より記憶テーブルを参照して θ のデータを前記(9)式 で表される位相角として出力する。

【0048】再び図1に戻って説明するに、アークタン ジェント計算回路7より取り出された、(2πΔf2T -π/2)で表されるプリアンブル入力期間中の位相角 データは、加算器8に入力されてここでπ/2と加算さ れることにより、搬送波周波数誤差に対応する次式の位 相々とされる。

[0049]

 $\phi = 2 \pi \Delta f 2T = 4 \pi T \Delta f$ 

(10)

に供給され、ここで次式

(11)

シフトが戻された信号とを乗算する。また、乗算器12 5 a 及び1 2 5 b はそれぞれR OMテーブル1 3 3 より 取り出された、第1の再生搬送波と90°位相の異なる 第2の再生搬送波と逆シフト回路123a、123bに より1シンボル周期おきのシフトが除去された信号とを

【0052】加算器126aは乗算器124a及び12 **5 b の出力乗算結果をそれぞれ加算し、また加算器 1 2** 6 b は乗算器 1 2 4 b の出力乗算結果から乗算器 1 2 5 aの出力乗算結果を減算する。加算器126a、126 bの出力信号は、判定器127a、127bを通して乗 算器128a、128bに供給され、他方の系統の加算 器126b、126aの出力信号と乗算される。乗算器 128a及び128bの出力信号は加算器129におい て、他方の信号が符号を反転されて加算され(すなわち 減算され) 誤差信号に変換される。

【0053】この誤差信号はループフィルタ130、加

算器131及び遅延菜子132よりなる回路を通してR OMテーブル133に入力され、これにより入力信号の 搬送波に追従した搬送波がROMテーブル133より出力される。

【0054】一方、加算器126a及び126bからそれぞれ取り出されたIチャネル及びQチャネルの各復調信号は、それぞれ1シンボル遅延器134、信号状態遷移判別器135及び1/2シンボル遅延器136に供給される。信号状態遷移判別器135は互いに1シンボルクロックの時間差のある入力復調信号を入力信号として受け、信号に状態遷移があったか否かを示す判別信号を生成して帰還値変換器137へ供給する。

【0055】帰還値変換器137は上記の状態遷移判別信号に基づき、状態遷移があった時には1/2シンボル遅延器136から入力される1/2シンボルクロック遅延されている復調信号を位相及び反転してゼロクロス点からのクロック位相誤差として信号を出力し、状態遷移がなかった時にはクロック位相を保持する信号を出力する。

【0056】この帰還値変換器137の出力信号はルー プフィルタ138を経てVCO139に制御電圧として 印加される。このようにして、VCO139の出力信号 は、入力変調信号のシンボルクロックに同期したクロッ クとなり、再生クロックとなる。このVCO138から 取り出された再生クロックは、A/D変換器121a及 び121bにA/D変換用クロックとして印加される。 【0057】このようにして、 $\pi/4$ シフトQPSK変 調波は搬送波・クロック再生回路12において、搬送波 及びクロックが再生され、更に同期検波により変調信号 が復調されて復調信号(復調データ)が取り出される。 【0058】このように、本実施例によれば、プリアン プルを用いて搬送波周波数誤差Δfを推定してその搬送 波周波数誤差 A f を補償した後搬送波・クロック再生回 路12に入力することにより、搬送波及びクロックを再 生し、同期検波により変調信号を復調するようにしてい るため、搬送波・クロック再生回路12において位相同 期ループのVCOの出力発振周波数を掃引しなくとも搬 送波周波数を捕捉することができる。

#### [0059]

【発明の効果】以上説明したように、本発明によれば、 入力 π / 4 シフトQPSK変調波のプリアンブルの位相 ベクトルの位相角を算出し、この位相角に基づき周波数 誤差演算手段により搬送波周波数誤差を演算推定し、この推定した搬送波周波数誤差に応じて周波数変換器において入力π/4シフトQPSK変調波と周波数変換される可変周波数発振手段の出力発振周波数を可変制御することにより、入力π/4シフトQPSK変調波の搬送波周波数誤差を補償するようにしたため、周波数変換器から取り出したπ/4シフトQPSK変調波を搬送波・クロック再生回路に入力することにより、従来よりも広い帯域に亘って搬送波周波数を捕捉することができ、また短時間で同期検波による復調ができる。更に、遅延検波信号を平均回路により平均化しているため、低いC/N条件下であっても、高い精度で位相ベクトルを得ることができる。

### 【図面の簡単な説明】

【図1】本発明の一実施例の構成図である。

【<u>図2</u>】本発明が適用されるπ/4シフトQPSK変調 波のプリアンブルパターンを示す図である。

- 【図3】図1中の複案共役回路の一例の構成図である。
- 【図4】図1中の信号検出回路の一例の構成図である。
- 【<u>図5</u>】<u>図1</u>中のアークタンジェント計算回路の一例の プロック図である。
- 【<u>図6</u>】<u>図1</u>中の搬送波・クロック再生回路の一例の構成図である。
- 【図7】プリアンブル受信中の遅延検波出力位相ベクトルを示す図である。
- 【図8】 $\pi/4$ シフトQPSK変調方式の信号点及びその遷移の説明図である。

【図9】従来の一例の構成図である。

#### 【符号の説明】


- 1 2シンボル遅延回路
- 2 複素共役回路
- 3 検波器
- 4 平均回路
- 5 電力検波回路
- 6 信号検出回路
- 7 アークタンジェント計算回路
- 8 加算器
- 9 周波数誤差推定回路
- 10、139 電圧制御発振器 (VCO)
- 11 周波数変換器
- 12 搬送波・クロック再生回路


[図2]

[図4]

図1中の信号検出回路の一例の構成図


## π/4シフトQPSK変調波のプリアンブルパターン





【図3】

# 図1中の複素共役回路の一例の構成図





<u>図7</u>】

[図5]


図1中のアークタンジェント計算回路の一例のブロック図

プリアンブル受信中の遅延検波出力位相ベクトル






(図1) 本発明の一実施例の構成図




[図8]






【図6】 図1中の搬送波・クロック再生回路の一例の構成図



[図9]

従来の一例の構成図



-61